相锁环（PLL）的负反馈系统的基本概念和功能。您可能还记得，基本的PLL由相位检测器（实际上是相位差检测器），低通滤波器和电压控制的振荡器组成：

　　VCO产生的周期波形是主要输出信号。在适当的情况下，PLL将确保输出信号的频率完全等于输入信号的频率。
　　我更喜欢自己进行模拟，而不是完全依靠其他人创建的图，方程式和解释。这几乎适用于任何电路，但对于PLL尤其重要，因为我认为对PLL功能的分析探索是令人困惑和不足的。
　　对于初始瞬态响应，即PLL试图锁定输入信号时所表现出的行为，尤其如此。当我们尝试实现直观的理解时，PLL的瞬态响应不仅是难以捉摸的，而且它也是非线性的，而且不容易被翻译成方程。实际上，本学术论文的摘要表明，即使是“准确的数值模拟”也可能是有问题的，因为它们需要太多的处理时间。
　　电路
　　您可以通过多种方式模拟PLL。我创建的电路没有什么特别的，但是我认为这是一个很好的起点，有两个原因：这在概念上很简单，而且没有增添香料引擎的负担（换句话说，在等待仿真完成时，无需在咖啡休息时间进行休息）。

　　这是我的LTSpice PLL：

　　三个功能块中的两个非常简单。相位检测器是一个XOR栅极（我正在使用此处讨论的库），低通滤波器是单极RC电路。据我了解，即使是质量的PLL通常可以实现足够的性能，而只不过是RC低通。我在模拟中尝试了二阶过滤器，并且RC电路效果更好。在我看来，根本没有必要由二阶过滤器提供的额外的连锁抑制。
　　VCO
　　系统的差异部分是VCO块。我决定通过将宏观模型用于线性技术电阻器振荡器IC来节省自定义设计的电路，例如可变频率Colpitts振荡器。

　　LTC6900支持从1 kHz到20 MHz的频率。尽管事实称为“电阻器”振荡器，但您也可以通过直接调整流入设定引脚的电流量来控制频率。这并不奇怪，因为电阻器（在集合和V+之间连接）只是建立流入集合引脚的电流的??一种手段，该电阻由内部电路在V+电压负1.1 V处固定。

　　如您所见，我的LTC6900实现相似：

　　个区别是Div引脚在5 V而不是接地（因为我想要较低的频率）。我做出的另一个更改（考虑到这里的目标，毫不奇怪）是，我有电压控制的电流源代替固定的电流源。这是电路中细微的部分，所以让我们仔细看一下。
　　从电压到电流到频率
　　低通滤波相位检测器信号是VCO的控制电压。我通过使用数学关系而不是组件来简化电路，以从控制电压转换为控制电流。将流入设定引脚的电流定义为（使用任意行为电流源）为CTRL节点处的电压乘以常数。
　　下一步是确定常数。我们知道我们的输入频率为5 kHz，因此，VCO终将需要以5 kHz的输出频率安装。通过反复试验，我确定当流入固定引脚的电流约为2.9 A时，VCO将产生5 kHz波形。这是我们需要知道的件事。
　　接下来，我们需要考虑控制电压。相位探测器在接地和5 V之间切换的输出，这意味着控制电压范围也为0到5V。我们需要确保与2.9 A相对应的控制电压对应于2.9 A的固定电压。将固定杆电流与控制电压相关联。

　2.9μ一个2.5 v=1.16μ一个v≈ 1.2μ一个v  ?  我=（（vctrl）（（1.2×10- 6）

 　　要记住的另一件事是，VCO应与当控制电压达到值时将生成的电流兼容。我们无法真正预测电路的启动行为，因此我们也可以假设输入信号和输出信号（或其他初始条件）之间的差异可能导致高相位检测器占用周期，从而导致高控制电压。如果这些高控制电压导致VCO故障，我们将遇到麻烦。在我的LTSpice电路中，V CTRL为5 V，导致固定杆电流为6 ?A，良好在可接受的范围内。

　　我们将在将来的文章中检查仿真细节和结果。目前，我将为您留下以下图，该图显示了控制电压的变化，因为PLL逐渐锁定在输入频率上。